TechInsights ha desmontado un iPhone 18 Pro y ha analizado su procesador, el A20 Pro. Es la primera medición independiente del proceso N2 de TSMC en un producto de consumo masivo. Hasta ahora, esas cifras de velocidad, consumo y densidad eran datos de la propia TSMC, sin verificar por nadie más. El análisis confirma transistores de nanohojas con puerta envolvente. Indica una matriz de silicio de unos 98 mm², casi igual que la de la generación anterior. Muestra un cambio de empaquetado, con la memoria junto al procesador en lugar de encima. Y apunta a un aumento notable del área dedicada a la inteligencia artificial. Repasamos qué se ha verificado, qué aporta cada cambio y qué falta por conocer del informe completo.

Qué ha verificado TechInsights

TechInsights publicó el 22 de septiembre de 2026 su análisis preliminar del A20 Pro. Para el sector, el hecho pesa más que un simple chip de teléfono. Hasta ese día, las mejoras del nodo N2 solo existían como datos que TSMC presentó en congresos. Frente al nodo N3E, hablaba de un 15 % más de velocidad a igual consumo, o de un 30 % menos de consumo a igual velocidad. Añadía una densidad lógica más de 1,15 veces superior.

Ahora un tercero ha extraído el chip de un teléfono real y lo ha medido. Los primeros resultados están en su artículo técnico sobre el A20 Pro. El informe completo queda para suscriptores. Incluirá dimensiones críticas del transistor y densidad de celdas SRAM. La firma ofrecerá además un seminario web público el 14 de octubre.

Conviene recordar algo sobre el nombre. El «2 nm» no mide ninguna cota física concreta del chip. Es una etiqueta de generación. Por eso una medición externa vale más que cualquier cifra comercial.

De la aleta a la nanohoja

El hallazgo principal es de arquitectura. El A20 Pro usa transistores de nanohojas con puerta envolvente, conocidos como GAA. Sustituyen a los FinFET, que dominan la fabricación puntera desde principios de la década de 2010.

En un FinFET, la puerta rodea una aleta vertical de silicio por tres lados. La cuarta cara del canal queda libre. Al reducir las dimensiones, esa cara libre deja escapar cada vez más corriente cuando el transistor está apagado.

Con nanohojas, las aletas se sustituyen por cintas horizontales de silicio apiladas. La puerta las rodea por los cuatro lados. El control electrostático mejora y las fugas bajan.

TSMC suma una segunda ventaja, que llama NanoFlex. En un FinFET, la corriente de salida solo se ajusta añadiendo aletas: una, dos o tres. Con nanohojas se puede variar su anchura entre celdas lógicas de una misma oblea. Los núcleos de alto rendimiento usan hojas anchas. Los de eficiencia usan hojas estrechas.

TechInsights destaca además los espaciadores internos. Son una capa dieléctrica entre los canales de nanohojas y las regiones de fuente y drenador. Reducen las fugas y la capacitancia parásita. Según el análisis, este rasgo diferencia la implementación de TSMC de la de sus competidores.

Un iPhone 18 Pro con más cálculo en el mismo espacio

La matriz de silicio del A20 Pro mide aproximadamente 8,0 mm por 12,3 mm. Eso da unos 98,2 mm², casi lo mismo que el A19 Pro. Apple no ha aprovechado la mayor densidad para achicar el chip. La ha gastado en capacidad de cálculo.

La CPU mantiene seis núcleos. Dos son de alto rendimiento, cada uno con su propia caché L2. Los otros cuatro son de eficiencia y comparten caché. La GPU sube a siete núcleos, uno más que en la generación anterior.

El mayor cambio está en el procesamiento neuronal. El chip lleva dos motores neuronales de 16 núcleos. También integra aceleradores neuronales dentro del complejo de la CPU. Apple asegura que el rendimiento de IA se duplica respecto al A19 Pro. El análisis de la distribución interna confirma que esta zona ha crecido bastante. La compañía declara además un 50 % más de ancho de banda de memoria.

El desmontaje preliminar del iPhone 18 Pro Max, publicado el 18 de septiembre, identificó otros componentes. Entre ellos están el módem Qualcomm X80 y el chip Wi-Fi N1, diseñado por Apple.

La memoria pasa al lado

Durante años, Apple colocó la memoria LPDDR encima del procesador, en una configuración de paquete sobre paquete. El A20 Pro abandona ese diseño. TechInsights identifica un empaquetado WMCM, en el que procesador y DRAM van uno junto al otro dentro del mismo encapsulado a nivel de oblea.

El análisis preliminar apunta a una interfaz LPDDR5X de 96 bits. Un bus tan ancho sería difícil de enrutar con la memoria apilada. Este dato aún debe confirmarse en el informe completo.

Hay al menos tres motivos para el cambio. Primero, la memoria deja de estar sobre la zona más caliente del chip. Segundo, se puede ensanchar el bus sin las penalizaciones del apilado. Tercero, cada componente se puede probar por separado antes del ensamblaje, lo que puede mejorar el rendimiento de fabricación.

También ayuda a la refrigeración. Apple declara una cámara de vapor con el triple de superficie que la del iPhone 17 Pro. Promete hasta un 40 % más de rendimiento sostenido. Sin la memoria en medio, el calor llega con más facilidad a la superficie de disipación.

Cómo queda frente a Samsung e Intel

TSMC no es la única fundición con un proceso GAA de clase 2 nm. Samsung fue la primera en llevar la puerta envolvente a producción, con su nodo de 3 nm en 2022. Su SF2 entró en producción en serie a finales de 2025. Informes independientes sitúan su rendimiento por encima del 50 % en enero de 2026. Un análisis de Ming-Chi Kuo estimaba para TSMC entre un 60 % y un 70 % o más desde la primavera de 2025. Son estimaciones de analistas, no mediciones.

Intel apuesta por otra vía con su proceso 18A. Combina transistores RibbonFET con alimentación trasera, llamada PowerVia. Separa el cableado de energía del de señal. Eso reduce las caídas de tensión y permite empaquetar la lógica con más densidad. Ni N2 ni SF2 incluyen aún esa función. TSMC prevé su equivalente, Super PowerRail, con el nodo A16.

La contrapartida de Intel es la complejidad. Diseñar para alimentación trasera obliga a rehacer herramientas y bloques pensados para la alimentación frontal. Migrar a N2 resulta bastante más sencillo.

En volumen, TSMC lleva ventaja. Según informes de la cadena de suministro, Apple se ha asegurado la mayor parte de la capacidad N2 de 2026. La producción arrancó en torno a 50 000 obleas al mes. Se proyecta llegar a 100 000 a finales de año. Cada oblea costaría unos 30 000 dólares, cerca del doble que una de 3 nm.

Reflexiones adicionales

Lo más interesante de este análisis no es un dato aislado, sino el cambio de posición. Hasta ahora, un nodo nuevo se juzgaba por lo que decía su fabricante. Con un desmontaje independiente, la conversación pasa a lo que se puede medir. Cualquier competidor con un chip de clase 2 nm tendrá que compararse con esa referencia.

También hay que ser prudentes. Se trata de un análisis preliminar. Las dimensiones críticas, el paso de puerta y la densidad SRAM llegarán con el informe completo. La interfaz de 96 bits sigue pendiente de confirmación. Y las mejoras de velocidad y consumo dependen del diseño de cada chip, no solo del nodo.

Para el usuario, el efecto será indirecto. No cambiará nada en la pantalla de inicio. Lo veremos, en todo caso, en la autonomía, en el rendimiento sostenido bajo carga y en la capacidad de ejecutar tareas de IA en el propio teléfono. El nodo N2 llegará después a otros productos de Apple, como los chips M6 de los próximos MacBook Pro, según esos mismos informes.